Intel и Агентство перспективных исследовательских проектов Министерства обороны США (DARPA) объявили сегодня о трехлетнем партнерстве, направленном на развитие отечественных структурированных платформ прикладных интегральных схем (ASIC). С помощью SAHARA партнеры хотят «значительно сократить» время, необходимое для разработки новых микросхем ASIC за счет автоматизации. Пара также хочет добавить функции безопасности, чтобы оборудование можно было безопасно производить в средах с нулевым доверием. Серж Лиф, руководитель программы в технологическом офисе DARPA Microsystems Technology, объяснил, что Intel в конечном итоге будет производить ASIC по своему 10-нм техпроцессу.
Обсуждая партнерство, Хосе Роберто Альварес, старший директор отдела технического директора Intel Programmable Solutions Group, сказал:
«Мы объединяем нашу самую передовую технологию структурированных ASIC Intel® eASIC с новейшими микросхемами интерфейса данных и улучшенной защитой безопасности, и все это делается в США от начала до конца. Это позволит разработчикам систем оборонной и коммерческой электроники быстро разрабатывать и развертывать специальные микросхемы на основе передового 10-нанометрового полупроводникового процесса ».
«Структурированные ASIC имеют преимущества перед FPGA, которые широко используются во многих приложениях Министерства обороны. В партнерстве с Intel по программе SAHARA, DARPA стремится преобразовать существующие и будущие возможности в структурированные реализации ASIC со значительно более высокой производительностью и меньшим энергопотреблением », - сказал Серж Лиф, менеджер программы в DARPA Microsystems Technology Office. «SAHARA стремится значительно сократить процесс проектирования ASIC за счет автоматизации, добавляя уникальные функции безопасности для поддержки производства готовых микросхем в средах с нулевым доверием. Кроме того, Intel создаст внутренние производственные мощности для структурированных ASIC по 10-нм техпроцессу».
В сотрудничестве с Университетом Флориды, Техас, A&M и Университетом Мэриленда, Intel разработает технологии противодействия безопасности, которые улучшат защиту данных и интеллектуальной собственности от обратного проектирования и подделок. Команды университетов будут использовать тщательную проверку, валидацию и новые стратегии атак для проверки безопасности этих чипов. Технологии противодействия безопасности будут интегрированы в структурированный процесс проектирования ASIC Intel.
Intel будет использовать свою технологию структурированных ASIC для разработки платформ, которые значительно ускорят время разработки и снизят затраты на разработку по сравнению с традиционными ASIC. Intel будет производить эти микросхемы, используя свой 10-нм техпроцесс с усовершенствованной интерфейсной шиной межсоединения «кристалл-кристалл» и технологией сборки встроенного моста межкомпонентного соединения с несколькими кристаллами для объединения нескольких гетерогенных кристаллов в одном корпусе.
Intel® eASIC ™ представляют собой структурированные ASIC, промежуточную технологию между программируемыми вентильными матрицами (FPGA) и ASIC со стандартными ячейками. Эти устройства обеспечивают более низкую удельную стоимость и меньшее энергопотребление по сравнению с ПЛИС, а также обеспечивают более быстрое время вывода на рынок и более низкие единовременные затраты на разработку по сравнению с ASIC со стандартной ячейкой.
Источник: https://newsroom.intel.com/news/intel-darpa-develop-secure-structured-asic-chips-made-us/
Новости